• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供內連線結構的形成方法，係關於再流動導電層。較窄開口中的再流動導電層，比較寬開口中的再流動導電層厚。在某些實施例中，上述方法可進一步形成金屬蓋層於再流動導電層上。以上述方法形成的內連線結構具有較佳的電性效能與可信度。
    公开号:TW201322400A
    申请号:TW101126904
    申请日:2012-07-26
    公开日:2013-06-01
    发明作者:Chien-An Chen；Wen-Jiun Liu；Chun-Chieh Lin；Hung-Wen Su；Ming-Hsing Tsai；Syun-Ming Jang
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L21-00
    专利说明:
    內連線結構與其形成方法
    本發明係關於積體電路元件的金屬化製程，更特別關於內連線結構的形成方法。
    半導體元件之內連線包括金屬線路與接點/導孔，可提供主動及/或被動元件與外部接點之間的連接。一般而言，導孔可電性內連接不同金屬化層的金屬圖案。依現有的技術，具有內連線電路的半導體元件可包含八層以上的金屬化層，以符合元件連接及幾何形狀的需求。在進階的元件技術中，將面臨如何形成內連線的挑戰。
    本發明提供一種內連線結構，包括：第一溝槽；以及第二溝槽，其中第二溝槽比第一溝槽寬，其中第一溝槽與第二溝槽均襯墊有擴散阻障層，其中第一導電層係沉積於擴散阻障層上，其中金屬蓋層係沉積於第一導電層上，以及其中第二導電層係沉積於第二溝槽中的金屬蓋層上。
    本發明一實施例提供一種內連線結構，包括：第一溝槽；以及第二溝槽；其中第二溝槽比第一溝槽寬，其中第一溝槽與第二溝槽均襯墊有擴散阻障層，其中導電層係沉積於擴散阻障層上，且其中第一溝槽中的導電層比第二溝槽中的導電層厚。
    本發明一實施例提供一種形成內連線結構的方法，包括：形成第一開口與第二開口於基板上的介電層中，其中第一開口比第二開口窄；沉積擴散阻障層以襯墊第一開口與第二開口；以及在以擴散阻障層襯墊第一開口與第二開口後，形成再流動金屬層以填入至少部份的第一開口與第二開口，其中第一開口中的再流動金屬層比第二開口中的再流動金屬層厚。
    本發明提供多個不同實施例或實例，以實施多種實施例中的不同特徵。下述元件與組合的特定實例係用以簡化本發明，僅用以舉例而非侷限本發明。舉例來說，形成第一結構於第二構上的敘述，包括第一與第二結構直接接觸或隔有額外結構的情況。此外，本發明之多個實例可重複採用相同標號以簡化說明，但具有相同標號的元件並不必然具有相同的對應關係。可以理解的是，本技術領域中具有通常知識者可採用未直接敘述於下的多種類似物，以實施本發明概念。
    一般用以形成金屬線路的方法可為已知的「鑲嵌法」，包括形成開口於層間介電層中，且開口分隔兩個垂直分開的金屬化層。開口的形成方法可為習知的微影與蝕刻技術。在形成開口後，將銅或銅合金填入開口中以形成金屬線路及/或導孔。接著以化學機械研磨法(CMP)移除層間介電層表面上的額外金屬材料。雖然銅具有低電阻與高可信度，但在元件尺寸持續縮小且電流密度提高的情況下，銅將面臨電致遷移(EM)與應力遷移(SM)的可信度問題。目前有多方研究試圖解決上述問題。
    第1圖係本發明某些實施例中，內連線結構15的剖視圖。形成於低介電常數之介電層14中的銅線路2與4，墊有擴散阻障層6且彼此相鄰。銅線路2與4之間隔有低介電常數之介電層14。金屬蓋10及12係分別形成於銅線路2及4上。金屬蓋10及12之材料與銅相較具有些許電致遷移的問題。在某些實施例中，金屬蓋10及12之形成方法可為無電電鍍法或選擇性化學氣相沉積法。形成金屬蓋可降低銅線路的表面遷移，進而大幅改善積體電路的可信度。在低應力的情況下，具有金屬蓋之內連線結構其平均故障時間(MTTF)比無金屬蓋之內連線結構的平均故障時間(MTTF)長十倍。部份的改善原因在於降低電致遷移。金屬蓋亦可明顯減少應力引發的孔洞(void)生成。由於小尺寸與高電流的內連線結構具有較高應力，上述改善因而顯得格外重要。
    然而採用金屬蓋可能會導致其他問題。金屬蓋一般係形成於銅線路上，這會增加導電材料的高度。舉例來說，金屬蓋10及12會讓導電材料的高度由H’增加至H。銅線路2與4之間的寄生電容(如圍繞銅線路2與4的導電材料)與銅線路2與4的截面積成正比。如此一來，形成金屬蓋的寄生電容為未形成金屬蓋的寄生電容之H/H’倍。如此一來，會惡化積體電路的電阻-電容(RC)延遲問題。
    以無電電鍍法或選擇性化學氣相沉積法形成金屬蓋10與12，會增加漏電流的問題。如第1圖所示的某些實施例中，部份的金屬蓋10與12自銅線路2與4延伸超過擴散阻障層6的上緣。延伸部份E1與E2會增加金屬蓋10與12之間的漏電流。如本技術領域之通常知識，當銅線路之間的距離越短，漏電流與寄生電容的問題越明顯。當進階的製程技術中的結構尺寸與間距越小，上述問題就越明顯。
    此外，在形成金屬蓋10與12時，會殘留金屬如殘餘物R1於低介電常數之介電層14上。這將造成短路及/或漏電流。如第1圖所示之某些實施例中，蝕刻停止層16可沉積於低介電常數之介電層14與較上方的介電層18之間。突出的金屬蓋10與12亦會影響蝕刻停止層16的薄膜形狀，進而影響較上方的層狀結構之圖案化步驟。為了減少相鄰的導電結構之間的寄生電容、漏電流、及短路等問題，改善元件之形狀，並改善電致遷移(EM)與應力遷移(SM)的效能，目前亟需新的方法以形成內連線結構。
    第2A至2K圖係本發明某些實施例中，形成內連線結構之中間製程剖視圖。在第2A圖中，形成溝槽22與24於介電層20如金屬間介電層(IMD)中。介電層20係位於基板21上，而基板21可具有主動元件如電晶體等等、被動元件如電容或其他物、內連線結構、與絕緣層。在某些實施例中，硬遮罩(或蝕刻停止)層23係形成於介電層20上，用以形成溝槽22與24。硬遮罩層23之組成可為SiN、SiON、或上述之組合。硬遮罩層23亦可為金屬硬遮罩。
    在某些實施例中，介電層20為低介電常數之介電材料，其介電常數小於約3.5。在某些實施例中，介電層20之介電常數小於或等於約2.5。低介電常數材料可為但不限於掺雜之二氧化矽、氟化氧化矽玻璃(FSG)、掺雜碳之二氧化矽、孔洞狀之二氧化矽、孔洞狀之掺雜碳的二氧化矽、SiLKTM(購自密西根州之Dow Chemical)、黑鑽(購自加州Santa Clara之Applied Materials)、凝膠、氣膠、非晶氟化碳、聚對二甲苯、苯并環丁烯(BCB)、聚亞醯胺、聚降冰片烯、聚四氟乙烯、孔洞狀SiLK、含氫矽酸鹽(HSQ)、含甲基矽酸鹽(MSQ)、及/或上述之組合。低介電常數材料之沉積方法可為化學氣相沉積法(CVD)、電漿增強式化學氣相沉積法(PECVD)、或旋轉塗佈法。
    低介電常數之介電層亦可為超低介電常數(ELK)材料。超低介電常數材料之介電常數可小於約2.5。舉例來說，超低介電常數材料包含孔洞狀低介電常數材料。在某些實施例中，低介電常數材料為氧化矽為主的孔洞狀低介電常數材料，其形成方法係將成孔劑或成孔材料整合至掺雜碳之氧化物介電材料，以形成掺雜成孔劑之碳氧化矽為主的材料。除上述組成外，亦可採用其他材料。
    在第2圖中，毯覆性地形成擴散阻障層28以覆蓋溝槽22與24之側壁與底部。擴散阻障層28之材料可為鈦、氮化鈦、鉭、氮化鉭、釕、氮化釕、鈦化合物、鉭化合物、鈷、鈷化合物、鎂、鎂化合物、或上述之組合。擴散阻障層28之形成方法可為物理氣相沉積法(PVD)、原子層沉積法(ALD)、化學氣相沉積法(CVD)、或其他一般常見方法。
    在第2B圖中，亦形成導電層30於擴散阻障層28上。導電層30可為銅或銅合金，亦可為其他材料如鋁、鎢、銀、或上述之組合。導電層30之形成方法可為多種現有方法，比如物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、原子層沉積法(ALD)、或類似方法。在某些實施例中，在沉積導電層30後加熱基板21，使基板21上表面上的導電層30流動至保留的溝槽22與24中，如第2C圖所示。在上述再流動製程中，位於上表面上的導電層30厚度T1減少，且位於凹陷區域中的導電層30厚度T2與T2’因新增再流動的導電層30而增加。由於溝槽24的寬度小於溝槽22的寬度，導電層30之厚度T2將大於導電層30之厚度T2’。增加基板溫度即增加導電層30之表面移動性。在某些實施例中，加熱基板的溫度介於約150℃至約450℃之間，以利導電層30再流動。在某些其他實施例中，沉積介電層時將基板溫度維持於再流動溫度，以同時沉積與再流動導電層30。
    在某些實施例中，若分開進行沉積與再流動導電層30的步驟，可重複數次沉積與再流動步驟直到導電層達到所需厚度T，如第2D圖所示。然而，同時進行沉積與再流動導電層30的步驟可持續至窄的溝槽24中導電層30達到所需厚度T。在某些實施例中，窄的溝槽24之寬度介於約10nm至約100nm之間。在某些實施例中，窄的溝槽24中的導電層30厚度T介於約10nm至約100nm之間。在導電層30達到所需厚度T後，可移除基板21其上表面25上的擴散阻障層28。舉例來說，移除擴散阻障層28的方法可為乾蝕刻。在移除擴散阻障層28前，可先在基板21上形成圖案化光阻層，以露出需移除擴散阻障層28的區域，並覆蓋基板的其他表面。在某些實施例中，自基板21的上表面25上移除擴散阻障層28如第2E圖所示。在某些實施例中，仍殘留部份導電層30於擴散阻障層28之表面上。在移除基板之上表面25上的擴散阻障層28前，需先移除這些殘留的導電層30。為移除殘留的導電層30，可採用蝕刻製程如乾蝕刻或濕蝕刻。在某些其他實施例中，不需移除製程210。在某些實施例中，寬的溝槽22之凹陷深度D1介於約0nm至約60nm之間。在某些實施例中，窄的溝槽24之凹陷深度D2小於凹陷深度D1。
    在某些實施例中，在移除基板21之上表面25上的擴散阻障層28後，進行移除製程210以移除部份介電層20，如第2F圖所示。移除製程210可為化學機械研磨(CMP)製程或蝕刻製程。在某些實施例中，移除的厚度TR介於約10nm至約60nm之間。移除的厚度TR亦可大於60nm。在某些實施例中，移除介電層20之步驟將持續到介電層20與窄的溝槽24中的導電層30等高為止。在某些其他實施例中，移除介電層20之步驟將持續到介電層20與寬的溝槽22中的導電層30等高為止。
    在某些實施例中，在移除部份介電層20後，可沉積介電層40於第2E或2F圖所示之結構上，以形成下一層的內連線。適用於介電層20之材料亦適用於介電層40。在某些實施例中，可形成蝕刻停止層41於介電層40與20之間，如第2G圖所示。蝕刻停止層41與前述之蝕刻停止層16類似。舉例來說，蝕刻停止層之組成可為碳化矽。在某些實施例中，蝕刻停止層41之厚度介於約5nm至約50nm之間。可進行額外製程以形成額外內連線結構。
    在某些實施例中，在沉積與再流動導電層30使其具有所需厚度T後(如第2D圖所示)，可沉積金屬蓋層50於基板21上。金屬蓋層50係導電材料，可包括鈷、鎳、鎢、鉬、矽、鋅、鉻、硼、磷、氮、或上述之組合。金屬蓋層50可為超過一層的複合層。金屬蓋層50具有低電阻並作為銅的擴散阻障層。此外，金屬蓋層50不應(或不易)與銅形成錯合物或化合物。金屬蓋層50與銅之間具有低反應性。任何具有上述性質的材料均可作為金屬蓋層50。在某些實施例中，金屬蓋層50之厚度介於約0.5nm至約20nm之間。金屬蓋層50之沉積方法可為物理氣相沉積法、化學氣相沉積法、原子層沉積法、或其他適用的方法或製程。
    在某些實施例中，沉積金屬蓋層50後沉積另一導電層55，如第2I圖所示。導電層55之組成可為銅或銅合金，亦可為其他材料如鋁、鎢、銀、或上述之組合。導電層55可由多種方法形成，比如物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、原子層沉積法(ALD)、電化學電鍍法、或類似方法。在某些實施例中，導電層55與30之沉積方法相同。在某些實施例中，導電層55之厚度介於約50nm至約1000nm之間。在某些實施例中，金屬蓋層50覆蓋基板表面與溝槽22與24中的凹陷區域，而導電層55位於金屬蓋層50上，如第2H圖所示。
    在某些實施例中，之後進行移除製程220以移除基板21之上表面25上的額外導電層55、金屬蓋層50、與擴散阻障層28。移除製程220可為化學機械研磨(CMP)製程或蝕刻製程。在某些實施例中，需採用超過一道移除製程以移除基板21上表面25上的不同層。在某些實施例中，移除製程亦移除部份的介電層20。第2J及2K圖係本發明某些實施例中，完成移除製程後的基板結構。在第2J圖中，移除製程220使溝槽22與24中的導電層55等高。另一方面，第2K圖中的移除製程220完全移除窄的溝槽24中的導電層55，並保留部份的導電層55於寬的溝槽22中。在某些實施例中，寬的溝槽22之凹陷深度D3介於約1nm至約50nm之間。在某些實施例中，窄的溝槽24之凹陷深度D4小於凹陷深度D3。
    依據應用的不同，可採用不同內連線結構如第2F圖(無金屬蓋層)、第2J圖、或第2K圖所示。相對低電流的應用其主要問題不是漏電流，因此可採用第2F圖中的內連線結構。較高電流的應用具有漏電流問題，因此可採用第2J與2K圖所示之內連線結構。內連線結構中的金屬蓋層可降低銅擴散問題。第2J及2K圖中，金屬蓋層50並未覆蓋較寬的內連線結構281之導電層55。較寬的內連線結構281之電流密度會小於較窄的內連線結構280之電流密度。如此一來，可減少或消除漏電流及/或電致遷移(EM)的問題。對較寬的內連線結構來說，金屬蓋層50未覆蓋部份的導電層55不會導致漏電流。保留部份導電層55於較窄的內連線結構280上的設計可適用於某些應用。此外，保留部份導電層55於金屬蓋層50上的作法可調整製程及/或電性。
    在上述段落的實施例中，已解釋單鑲嵌結構與其製程。本技術領域中具有通常知識者應理解上述內容可用以形成接點及/或導孔結構與雙鑲嵌結構。第1及2A-2K圖的結構為溝槽，但亦可為接點或導孔。在某些實施例中，接點或導孔的寬度介於約5nm至約100nm之間。第3圖係本發明某些實施例中，包含雙鑲嵌結構的內連線結構300。同樣地，第3圖之實施例中，金屬蓋層50’係形成於基板21’上的導孔金屬結構322與324上。較寬的導孔金屬結構322具有導電層55’，而導電層55’與前述之導電層55類似。
    上述形成內連線結構的方法關於再流動導電層。較窄開口中的再流動導電層，比較寬開口中的再流動導電層厚。在某些實施例中，上述方法進一步形成金屬蓋層於再流動導電層上。上述方法所形成之內連線結構，具有較佳電性效能與可信度。舉例來說，上述方法可減少相鄰的導電結構之間的寄生電容、漏電流、及短路等問題，及/或改善元件形狀。此外，上述方法亦改善電致遷移(EM)與應力遷移(SM)的效能。
    在某些實施例中，內連線結構包括第一溝槽以及第二溝槽。第二溝槽比該第一溝槽寬，且第一溝槽與第二溝槽均襯墊有擴散阻障層。第一導電層係沉積於擴散阻障層上，且金屬蓋層係沉積於第一導電層上。第二導電層係沉積於第二溝槽中的金屬蓋層上。
    在某些實施例中，內連線結構包括第一溝槽以及第二溝槽。第二溝槽比第一溝槽寬，且第一溝槽與第二溝槽均襯墊有擴散阻障層。導電層係沉積於擴散阻障層上，且第一溝槽中的導電層比第二溝槽中的導電層厚。
    在本發明某些其他實施例中，形成內連線結構的方法包括形成第一開口與第二開口於基板上的介電層中，且第一開口比第二開口窄。此方法亦包括沉積擴散阻障層以襯墊第一開口與第二開口。此方法進一步在以擴散阻障層襯墊第一開口與第二開口後，形成再流動金屬層以填入至少部份的第一開口與第二開口。第一開口中的再流動金屬層比第二開口中的再流動金屬層厚。
    雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    D1、D2、D3、D4‧‧‧凹陷深度
    E1、E2‧‧‧延伸部份
    H、H’‧‧‧高度
    R1‧‧‧殘餘物
    T、TR、T1、T2、T2’‧‧‧厚度
    2、4‧‧‧銅線路
    6、28、28’‧‧‧擴散阻障層
    10、12‧‧‧金屬蓋
    14‧‧‧低介電常數之介電層
    15、280、281、300‧‧‧內連線結構
    16、41‧‧‧蝕刻停止層
    18、20、40‧‧‧介電層
    21、21’‧‧‧基板
    22、24‧‧‧溝槽
    23‧‧‧硬遮罩層
    25‧‧‧基板的上表面
    30、30’、55、55’‧‧‧導電層
    50、50’‧‧‧金屬蓋層
    210、220‧‧‧移除製程
    322、324‧‧‧導孔金屬結構
    第1圖係本發明某些實施例中，內連線結構的剖視圖；第2A至2K圖係本發明某些實施例中，形成內連線結構之中間製程剖視圖；以及第3圖係本發明某些實施例中，包含雙鑲嵌結構的內連線結構之剖視圖。
    21’‧‧‧基板
    28’‧‧‧擴散阻障層
    30’、55’‧‧‧導電層
    50’‧‧‧金屬蓋層
    300‧‧‧內連線結構
    322、324‧‧‧導孔金屬結構
    权利要求:
    Claims (10)
    [1] 一種內連線結構，包括：一第一溝槽；以及一第二溝槽，其中該第二溝槽比該第一溝槽寬，其中該第一溝槽與該第二溝槽均襯墊有一擴散阻障層，其中一第一導電層係沉積於該擴散阻障層上，其中一金屬蓋層係沉積於該第一導電層上，以及其中一第二導電層係沉積於該第二溝槽中的該金屬蓋層上。
    [2] 如申請專利範圍第1項所述之內連線結構，其中該第二導電層亦沉積於該第一溝槽中的該金屬蓋層上。
    [3] 如申請專利範圍第1項所述之內連線結構，其中該第一溝槽中的該第一導電層比該第二溝槽中的該第一導電層厚。
    [4] 如申請專利範圍第1項所述之內連線結構，其中該金屬蓋層之厚度介於約0.5nm至約20nm之間。
    [5] 一種內連線結構，包括：一第一溝槽；以及一第二溝槽；其中該第二溝槽比該第一溝槽寬，其中該第一溝槽與該第二溝槽均襯墊有一擴散阻障層，其中一導電層係沉積於該擴散阻障層上，且其中該第一溝槽中的該導電層比該第二溝槽中的該導電層厚。
    [6] 一種形成內連線結構的方法，包括：形成一第一開口與一第二開口於一基板上的一介電層中，其中該第一開口比該第二開口窄；沉積一擴散阻障層以襯墊該第一開口與該第二開口；以及在以該擴散阻障層襯墊該第一開口與該第二開口後，形成一再流動金屬層以填入至少部份的該第一開口與該第二開口，其中該第一開口中的該再流動金屬層比該第二開口中的該再流動金屬層厚。
    [7] 如申請專利範圍第6項所述之形成內連線結構的方法，其中該再流動金屬層係形成於一沉積製程，並加熱該基板至約150℃至約450℃之間。
    [8] 如申請專利範圍第6項所述之形成內連線結構的方法，更包括：沉積一金屬蓋層於該再流動金屬層上。
    [9] 如申請專利範圍第8項所述之形成內連線結構的方法，更包括：沉積另一金屬層以填入該第一開口及該第二開口的剩餘部份。
    [10] 如申請專利範圍第9項所述之形成內連線結構的方法，更包括：進行一移除製程以移除其他金屬層、該金屬蓋層、與該介電層上的該擴散阻障層。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI491004B|2015-07-01|內連線結構與其形成方法
    US10720386B2|2020-07-21|Etch stop layer in integrated circuits
    US7052990B2|2006-05-30|Sealed pores in low-k material damascene conductive structures
    KR101433410B1|2014-08-26|ＢＥｏＬ 상호접속 구조물에서의 보다 낮은 전체 유전율을 위한 프로세스 통합 방식
    US20200020568A1|2020-01-16|Multi-Barrier Deposition for Air Gap Formation
    US20100252930A1|2010-10-07|Method for Improving Performance of Etch Stop Layer
    US8212330B2|2012-07-03|Process for improving the reliability of interconnect structures and resulting structure
    US8102051B2|2012-01-24|Semiconductor device having an electrode and method for manufacturing the same
    US8709906B2|2014-04-29|MIM capacitor and associated production method
    US10332836B2|2019-06-25|Methods for reducing dual damascene distortion
    US10923392B2|2021-02-16|Interconnect structure and method of forming the same
    US20050184288A1|2005-08-25|Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
    JP2006196642A|2006-07-27|半導体装置およびその製造方法
    JP7027432B2|2022-03-01|相互接続構造及びその形成方法
    US10453794B2|2019-10-22|Interconnect structure for semiconductor devices
    KR20070055910A|2007-05-31|이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
    KR100920040B1|2009-10-07|반도체 소자의 배선 및 그의 형성방법
    KR20070013894A|2007-01-31|반도체 소자의 금속 배선 형성 방법
    JP2012028480A|2012-02-09|半導体装置及びその製造方法
    同族专利:
    公开号 | 公开日
    US9953868B2|2018-04-24|
    CN103137599B|2016-01-20|
    CN103137599A|2013-06-05|
    US9269612B2|2016-02-23|
    KR20130056815A|2013-05-30|
    TWI491004B|2015-07-01|
    US20160133514A1|2016-05-12|
    US20130127055A1|2013-05-23|
    KR101411231B1|2014-06-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH0434295B2|1987-10-21|1992-06-05|Tokyo Shibaura Electric Co||
    US4970176A|1989-09-29|1990-11-13|Motorola, Inc.|Multiple step metallization process|
    US5747360A|1993-09-17|1998-05-05|Applied Materials, Inc.|Method of metalizing a semiconductor wafer|
    JP3297220B2|1993-10-29|2002-07-02|株式会社東芝|半導体装置の製造方法および半導体装置|
    US6475903B1|1993-12-28|2002-11-05|Intel Corporation|Copper reflow process|
    US6596631B1|2000-07-26|2003-07-22|Advanced Micro Devices, Inc.|Method of forming copper interconnect capping layers with improved interface and adhesion|
    KR100400768B1|2000-12-18|2003-10-08|주식회사 하이닉스반도체|반도체 장치의 금속 배선 형성 방법|
    US6566242B1|2001-03-23|2003-05-20|International Business Machines Corporation|Dual damascene copper interconnect to a damascene tungsten wiring level|
    US6537913B2|2001-06-29|2003-03-25|Intel Corporation|Method of making a semiconductor device with aluminum capped copper interconnect pads|
    US6943112B2|2002-07-22|2005-09-13|Asm Nutool, Inc.|Defect-free thin and planar film processing|
    KR100459733B1|2002-12-30|2004-12-03|삼성전자주식회사|이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법|
    US7294241B2|2003-01-03|2007-11-13|Chartered Semiconductor Manufacturing Ltd.|Method to form alpha phase Ta and its application to IC manufacturing|
    KR100555513B1|2003-08-04|2006-03-03|삼성전자주식회사|보이드 발생이 방지되는 금속배선구조 및 금속배선방법|
    US6979625B1|2003-11-12|2005-12-27|Advanced Micro Devices, Inc.|Copper interconnects with metal capping layer and selective copper alloys|
    US7193323B2|2003-11-18|2007-03-20|International Business Machines Corporation|Electroplated CoWP composite structures as copper barrier layers|
    US7064068B2|2004-01-23|2006-06-20|Taiwan Semiconductor Manufacturing Company, Ltd.|Method to improve planarity of electroplated copper|
    TWI229411B|2004-04-20|2005-03-11|Powerchip Semiconductor Corp|Method of manufacturing a semiconductor device|
    JP2006019708A|2004-06-04|2006-01-19|Toshiba Corp|半導体装置の製造方法及び半導体装置|
    US20060091551A1|2004-10-29|2006-05-04|Taiwan Semiconductor Manufacturing Co., Ltd.|Differentially metal doped copper damascenes|
    US7470612B2|2005-09-13|2008-12-30|Samsung Electronics Co, Ltd.|Method of forming metal wiring layer of semiconductor device|
    US7666781B2|2006-11-22|2010-02-23|International Business Machines Corporation|Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures|
    US20080265416A1|2007-04-27|2008-10-30|Shen-Nan Lee|Metal line formation using advaced CMP slurry|
    US20090169760A1|2007-12-31|2009-07-02|Rohan Akolkar|Copper metallization utilizing reflow on noble metal liners|
    US7964491B2|2008-01-21|2011-06-21|Hynix Semiconductor Inc.|Method of forming metal wiring of nonvolatile memory device|
    US20090194875A1|2008-01-31|2009-08-06|International Business Machines Corporation|HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS|
    US20130112462A1|2011-11-07|2013-05-09|International Business Machines Corporation|Metal Alloy Cap Integration|US8564132B2|2011-08-17|2013-10-22|International Business Machines Corporation|Tungsten metallization: structure and fabrication of same|
    US8710660B2|2012-07-20|2014-04-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Hybrid interconnect scheme including aluminum metal line in low-k dielectric|
    US8736056B2|2012-07-31|2014-05-27|Taiwan Semiconductor Manufacturing Company, Ltd.|Device for reducing contact resistance of a metal|
    KR101992352B1|2012-09-25|2019-06-24|삼성전자주식회사|반도체 장치|
    CN103871961B|2012-12-17|2017-08-25|中芯国际集成电路制造有限公司|互连结构及其制造方法|
    US9165824B2|2013-09-27|2015-10-20|Intel Corporation|Interconnects with fully clad lines|
    KR102085086B1|2013-10-29|2020-03-05|삼성전자주식회사|반도체 장치 및 그 제조방법|
    US10014179B2|2015-02-13|2018-07-03|Applied Materials, Inc.|Methods for forming cobalt-copper selective fill for an interconnect|
    US9721887B2|2015-08-19|2017-08-01|Taiwan Semiconductor Manufacturing Company, Ltd|Method of forming metal interconnection|
    US10032751B2|2015-09-28|2018-07-24|Invensas Corporation|Ultrathin layer for forming a capacitive interface between joined integrated circuit components|
    US10811388B2|2015-09-28|2020-10-20|Invensas Corporation|Capacitive coupling in a direct-bonded interface for microelectronic devices|
    US10541204B2|2015-10-20|2020-01-21|Taiwan Semiconductor Manufacturing Co., Ltd.|Interconnection structure and method of forming the same|
    US9905463B2|2015-12-15|2018-02-27|International Business Machines Corporation|Self-aligned low dielectric constant gate cap and a method of forming the same|
    US9805976B2|2016-01-08|2017-10-31|Applied Materials, Inc.|Co or Ni and Cu integration for small and large features in integrated circuits|
    US9685406B1|2016-04-18|2017-06-20|International Business Machines Corporation|Selective and non-selective barrier layer wet removal|
    US9799555B1|2016-06-07|2017-10-24|Globalfoundries Inc.|Cobalt interconnects covered by a metal cap|
    CN107564850B|2016-07-01|2020-07-07|中芯国际集成电路制造有限公司|互连结构及其制造方法|
    US9859215B1|2016-08-17|2018-01-02|International Business Machines Corporation|Formation of advanced interconnects|
    US10115670B2|2016-08-17|2018-10-30|International Business Machines Corporation|Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer|
    US9941212B2|2016-08-17|2018-04-10|International Business Machines Corporation|Nitridized ruthenium layer for formation of cobalt interconnects|
    US9852990B1|2016-08-17|2017-12-26|International Business Machines Corporation|Cobalt first layer advanced metallization for interconnects|
    US9716063B1|2016-08-17|2017-07-25|International Business Machines Corporation|Cobalt top layer advanced metallization for interconnects|
    US9793206B1|2016-09-29|2017-10-17|International Business Machines Corporation|Heterogeneous metallization using solid diffusion removal of metal interconnects|
    US10431464B2|2016-10-17|2019-10-01|International Business Machines Corporation|Liner planarization-free process flow for fabricating metallic interconnect structures|
    US10276505B2|2017-03-08|2019-04-30|Samsung Electronics Co., Ltd.|Integrated circuit device and method of manufacturing the same|
    KR102217242B1|2017-03-08|2021-02-18|삼성전자주식회사|집적회로 소자 및 그 제조 방법|
    US10515913B2|2017-03-17|2019-12-24|Invensas Bonding Technologies, Inc.|Multi-metal contact structure|
    DE112017007985T5|2017-09-01|2020-06-04|Intel Corporation|Metallverbindungen, bauelemente und verfahren|
    US10204828B1|2018-02-09|2019-02-12|International Business Machines Corporation|Enabling low resistance gates and contacts integrated with bilayer dielectrics|
    US11037799B2|2018-09-26|2021-06-15|Taiwan Semiconductor Manufacturing Co., Ltd|Metal heterojunction structure with capping metal layer|
    US10699945B2|2018-10-04|2020-06-30|International Business Machines Corporation|Back end of line integration for interconnects|
    US10811353B2|2018-10-22|2020-10-20|International Business Machines Corporation|Sub-ground rule e-Fuse structure|
    US11101175B2|2018-11-21|2021-08-24|International Business Machines Corporation|Tall trenches for via chamferless and self forming barrier|
    US20200176382A1|2018-11-30|2020-06-04|Taiwan Semiconductor Manufacturing Company Limited|Semiconductor arrangement and method for making|
    KR20210009719A|2019-07-17|2021-01-27|삼성전자주식회사|기판 관통 비아들을 포함하는 반도체 소자 및 그 제조 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161562705P| true| 2011-11-22|2011-11-22||
    US13/434,691|US9269612B2|2011-11-22|2012-03-29|Mechanisms of forming damascene interconnect structures|
    [返回顶部]